|
|
@@ -6,7 +6,7 @@
|
|
|
- Хорошей практикой является описание одного Verilog-модуля в одном файле. Исключением могут быть файлы библиотек, содержащие несколько модулей.
|
|
|
- Имя файла должно соответствовать имени модуля и оформлено в UpperCamelCase.
|
|
|
- Имя модуля должно отражать основную функцию, выполняемую модулем.
|
|
|
-- Имя модуля эмулирующего работу внешней (применительно к DUT) логики должно отражать основную функцию выполняемую модулем, оформленно в UpperCamelCase и содержать в названии "Emul". Например ExtPhySpiSEmul (Модуль эмулирующий работу spi slave логику внешнего физического устройства).
|
|
|
+- Имя модуля эмулирующего работу внешней (применительно к DUT) логики должно отражать основную функцию выполняемую модулем, оформленно в UpperCamelCase и содержать в названии "Emul". Например ExtPhySpiSEmul (Модуль эмулирующий работу spi slave логики внешнего физического устройства).
|
|
|
- Использование пробелов в именах файлов исходного кода, а также в именах папок, вложенных в src запрещено. Там где это необходимо, нужно использовать символ подчеркивания.
|
|
|
|
|
|
## Именование переменных
|
