Przeglądaj źródła

Поправлен раздел "Именование переменных".

ChStepan 1 rok temu
rodzic
commit
64cd876f54
1 zmienionych plików z 1 dodań i 1 usunięć
  1. 1 1
      CodeVerilog/readme.md

+ 1 - 1
CodeVerilog/readme.md

@@ -31,7 +31,7 @@ module Top (Rst_i, Clk_i, Led_i);
     output Led_o;
 ```
 - Наименования портов должны содержать в себе назначение сигнала и оформляться в соответствии с UpperCamelCase-нотацией.
-- Наименования состояний автоматов, параметров и локальных параметров модуля должны оформляться в соответствии с UpperCase-нотацией. 
+- Наименования состояний автоматов, параметров и локальных параметров модуля должны оформляться в соответствии с UPPER_CASE-нотацией. 
 - Наименования шин и регистров должны оформляться в lowerCamelCase.
 - Порты и сигналы имеющие стандартное назначение дополняются постфиксом через подчеркивание, который указывает на назначение порта или сигнала.