Парвки кода.

CodeVerilog/readme.md

@@ -11,6 +11,7 @@
 ## Именование переменных
 
 - Объявление портов должно быть выполнено в стиле Verilog 2001. Если это необходимо, можно использовать стиль Verilog 1995.
+
 ```verilog
 //Verilog 2001 Style
 module Top (
@@ -20,6 +21,7 @@ module Top (
     output Led_o
 );
 ```
+
 ```verilog
 //Verilog 1995 Style
 module Top (Rst_i, Clk_i, Led_i);