Просмотр исходного кода

Merge branch 'master' of http://gogs.druzhinin.pro/ChStepan/CommonDocuments

ChStepan 1 год назад
Родитель
Сommit
9cabce1538
1 измененных файлов с 3 добавлено и 3 удалено
  1. 3 3
      CodeVerilog/readme.md

+ 3 - 3
CodeVerilog/readme.md

@@ -30,9 +30,9 @@ module Top (Rst_i, Clk_i, Led_i);
     input Clk_i;
     output Led_o;
 ```
-- Наименования переменных, портов, шин по возможности должны содержать в себе назначение сигнала и оформляться в соответствии с Camel-нотацией.
-- Наименования портов, состояний автоматов, параметров модуля должны оформляться в UpperCamelCase. 
-- Наименования локальных переменных, шин, регистров должны оформляться в lowerCamelCase.
+- Наименования портов должны содержать в себе назначение сигнала и оформляться в соответствии с UpperCamelCase-нотацией.
+- Наименования состояний автоматов, параметров и локальных параметров модуля должны оформляться в соответствии с UPPER_CASE-нотацией. 
+- Наименования шин и регистров должны оформляться в lowerCamelCase.
 - Порты и сигналы имеющие стандартное назначение дополняются постфиксом через подчеркивание, который указывает на назначение порта или сигнала.
 
 ### Список постфиксов для портов