Browse Source

Исправил констрейны

Anatoliy Chigirinskiy 1 year ago
parent
commit
f54c1f885b
3 changed files with 33 additions and 59 deletions
  1. 3 37
      constrs_1/new/S5443_3.xdc
  2. 14 11
      sources_1/new/QuadSPI/QuadSPIm.v
  3. 16 11
      sources_1/new/SpiR/SPIm.v

File diff suppressed because it is too large
+ 3 - 37
constrs_1/new/S5443_3.xdc


+ 14 - 11
sources_1/new/QuadSPI/QuadSPIm.v

@@ -62,6 +62,7 @@ module QuadSPIm
     reg [3:0] ssNum;
     reg [2:0] delayCnt;
     reg stopFlag;
+	reg rstReg;
 	
 	wire [31:0] txLenght = ssNum+Lag_i+Lead_i;
 //================================================================================
@@ -72,7 +73,9 @@ module QuadSPIm
 //================================================================================
 //  CODING
 //================================================================================	
-
+	always @(posedge Clk_i) begin 
+		rstReg <= Rst_i;
+	end
 
     always @(*) begin 
         if (Start_i) begin 
@@ -103,7 +106,7 @@ module QuadSPIm
     end
 	
 	always @(negedge Clk_i) begin 
-        if (Rst_i) begin 
+        if (rstReg) begin 
             delayCnt <= 1'b0;
         end else begin 
 			if (stopFlag) begin 
@@ -115,7 +118,7 @@ module QuadSPIm
     end
 	
     always @(*) begin 
-        if (Rst_i) begin 
+        if (rstReg) begin 
             stopFlag = 1'b0;
         end
         else begin
@@ -144,7 +147,7 @@ module QuadSPIm
 	
 	reg [2:0] clkCtrlReg;
 	always @(*) begin
-		if (Rst_i) 	begin
+		if (rstReg) 	begin
 			clkCtrlReg = 0;
 		end else begin
 			clkCtrlReg = {SelSt_i,PulsePol_i,ClockPhase_i};
@@ -152,7 +155,7 @@ module QuadSPIm
 	end
 	
 	always @(*) begin
-		if (Rst_i) begin
+		if (rstReg) begin
 			Sck_o = 0;
 		end else begin
 			if (Stop_i!=0) begin
@@ -576,7 +579,7 @@ module QuadSPIm
     end
     
 	always @(posedge Clk_i) begin
-        if (Rst_i) begin
+        if (rstReg) begin
 			valReg <= 0;
 		end else begin
 			if (ssCnt == txLenght-3) begin
@@ -592,7 +595,7 @@ module QuadSPIm
     end
     
     always @(*) begin 
-        if (Rst_i) begin 
+        if (rstReg) begin 
             startFlag = 1'b0;
         end
         else begin 
@@ -606,7 +609,7 @@ module QuadSPIm
     end
     
     always @(*) begin 
-        if (Rst_i) begin 
+        if (rstReg) begin 
             ssNum = 1'b0;
         end
         else begin 
@@ -628,7 +631,7 @@ module QuadSPIm
     end
     
 	always @(negedge Clk_i) begin 
-        if (Rst_i) begin 
+        if (rstReg) begin 
             ssCnt <= 0;
         end
         else begin
@@ -658,7 +661,7 @@ module QuadSPIm
 	
     
     always @(negedge Clk_i) begin
-		if (Rst_i) begin 
+		if (rstReg) begin 
 			ss <= 1'b1;
 		end else begin
 			if (Stop_i != 0) begin
@@ -704,7 +707,7 @@ module QuadSPIm
     end
     
     always @(negedge Clk_i) begin 
-        if (Rst_i) begin 
+        if (rstReg) begin 
             mosiReg3 <= SpiData_i[7:0];
 			mosiReg2 <= SpiData_i[15:8];
 			mosiReg1 <= SpiData_i[23:16];

+ 16 - 11
sources_1/new/SpiR/SPIm.v

@@ -58,6 +58,7 @@ module SPIm
     reg [5:0] ssNum;
     reg [2:0] delayCnt;
     reg stopFlag;
+	reg rstReg;
     
     wire [31:0] txLenght = ssNum+Lag_i+Lead_i;
     //================================================================================
@@ -71,6 +72,10 @@ module SPIm
     //	CODING
     //================================================================================
     
+	always @(posedge Clk_i) begin
+		rstReg <= Rst_i;
+	end
+
     always @(*) begin 
         if (Start_i) begin  
             Val_o = valReg;
@@ -100,7 +105,7 @@ module SPIm
     end
     
 	always @(negedge Clk_i) begin 
-        if (Rst_i) begin 
+        if (rstReg) begin 
             delayCnt <= 1'b0;
         end else begin 
 			if (stopFlag) begin 
@@ -112,7 +117,7 @@ module SPIm
     end
     
     always @(*) begin 
-        if (Rst_i) begin 
+        if (rstReg) begin 
             stopFlag = 1'b0;
         end
         else begin
@@ -141,7 +146,7 @@ module SPIm
     
 	reg [2:0] clkCtrlReg;
 	always @(*) begin
-		if (Rst_i) 	begin
+		if (rstReg) 	begin
 			clkCtrlReg = 0;
 		end else begin
 			clkCtrlReg = {SelSt_i,PulsePol_i,ClockPhase_i};
@@ -149,7 +154,7 @@ module SPIm
 	end
 	
     always @(*) begin
-		if (Rst_i) begin
+		if (rstReg) begin
 			Sck_o = 0;
 		end else begin
 			if (Stop_i!=0) begin
@@ -450,7 +455,7 @@ module SPIm
 	end  
     
     always @(*) begin
-        if (Rst_i) begin 
+        if (rstReg) begin 
             Mosi0_o = 1'b0;
         end
         else begin
@@ -530,7 +535,7 @@ module SPIm
     end
     
     always @(*) begin 
-        if (Rst_i) begin 
+        if (rstReg) begin 
             startFlag = 1'b0;
         end
         else begin 
@@ -544,7 +549,7 @@ module SPIm
     end
     
     always @(posedge Clk_i) begin
-        if (Rst_i) begin
+        if (rstReg) begin
 			valReg <= 0;
 		end else begin
 			if (ssCnt == txLenght-3) begin
@@ -560,7 +565,7 @@ module SPIm
     end
     
     always @(*) begin 
-        if (Rst_i) begin 
+        if (rstReg) begin 
             ssNum = 1'b0;
         end
         else begin 
@@ -583,7 +588,7 @@ module SPIm
     
     
 	always @(negedge Clk_i) begin 
-        if (Rst_i) begin 
+        if (rstReg) begin 
             ssCnt <= 0;
         end
         else begin
@@ -612,7 +617,7 @@ module SPIm
     end
     
     always @(negedge Clk_i) begin
-		if (Rst_i) begin 
+		if (rstReg) begin 
 			ss <= 1'b1;
 		end else begin
 			if (Stop_i != 0) begin
@@ -658,7 +663,7 @@ module SPIm
     end
     
     always @(negedge Clk_i) begin 
-        if (Rst_i) begin 
+        if (rstReg) begin 
             mosiReg0 <= SpiData_i[31:0];
         end
         else begin