Репозиторий проекта платы 3 версии.

ChStepan 9183387b83 Исправлены ошибки при генерации Sck_o. Исправлена ошибка при работе с Stop = 0, при вычитывании новых данных из фифо, сигнал запроса на вычитывание выставляется еще на один такт раньше, чтобы соблюсти тайминги. před 1 rokem
Docs 6a98d5b755 Добавлена блок схема проекта для FPGA. před 1 rokem
constrs_1 164de45d6c Исправлены констрейны před 1 rokem
sources_1 9183387b83 Исправлены ошибки при генерации Sck_o. Исправлена ошибка при работе с Stop = 0, при вычитывании новых данных из фифо, сигнал запроса на вычитывание выставляется еще на один такт раньше, чтобы соблюсти тайминги. před 1 rokem
.gitignore de2f7d359c Исправлена ошибка в SpiM před 1 rokem