Commit History

Autor SHA1 Mensaxe Data
  Mihail Zaytsev 4423bc909e Перенос модуля SpiReadback в отдельную папку. hai 1 ano
  Mihail Zaytsev 712318bd78 Небольшие изменения в коде модуля и тестбенча. Написана документация. hai 1 ano
  Mihail Zaytsev 86d146ddc6 Merge branch 'dev' into Mikhail/feature_Gpio2Read hai 1 ano
  Mihail Zaytsev a385ead3d3 Добавлено новое устройство Gpio2. Добавлен сигнал FlagDirectGpio2_o. Сигнал FlagDirectGpio_o переименован в FlagDirectGpio1_o. hai 1 ano
  Mihail Zaytsev b2748fca1a Новый модуль Gpio2Read hai 1 ano
  Mihail Zaytsev 26c4356590 GpioCtrl переименован в Gpio1Ctrl. Добавлена возможность записи регистра Gpio1 в режиме 1Mosi. hai 1 ano
  Mihail Zaytsev 3ad52f9ad3 Изменена структурная схема. Изменена таблица с протоколом. hai 1 ano
  zaytsev.mikhail 2cf86b40ed Merge branch 'Mikhail/feature_TempRead' of zaytsev.mikhail/SB_TMSG44V1_FPGA into dev hai 1 ano
  Mihail Zaytsev 79e52753d0 Merge branch 'dev' into Mikhail/feature_TempRead hai 1 ano
  Mihail Zaytsev fc31c35732 Новый модуль TempRead. hai 1 ano
  ChStepan bfda303589 Исправлена ошибка в сигналах. hai 1 ano
  ChStepan 9a69bc0bbf Актуализирован топ модуль. hai 1 ano
  ChStepan 9d7a8734ab Merge branch 'Stepan/bug_InterfaceArbiter_wordCntWidth' of zaytsev.mikhail/SB_TMSG44V1_FPGA into dev hai 1 ano
  ChStepan 6c7b098590 Исправлена ошибка разрядности регистра, хранящего настройку количества ожидаемых дял приёма слов. Доработана логика сброса. Доработан тестбенч для топ модуля, отправляется большее количество слов. hai 1 ano
  zaytsev.mikhail 94b9c90c70 Merge branch 'Mikhail/feature_GpioCtrl' of zaytsev.mikhail/SB_TMSG44V1_FPGA into dev hai 1 ano
  Mihail Zaytsev 21a27399ea Написан модуль GpioCtrl. Написана документация. hai 1 ano
  zaytsev.mikhail 2b79991e3c Merge branch 'Mikhail/feature_ClkGen' of zaytsev.mikhail/SB_TMSG44V1_FPGA into dev hai 1 ano
  Mihail Zaytsev 3333ec480a Добавлены сигналы lock на выходе Pll. Сигналы lock используются как сброс для делителей. Иправлено название пина Clk24Mhz_o. Исправлена документация. hai 1 ano
  Mihail Zaytsev 395bbadb1d Новый модуль ClkGen. Изменена структурная схема в части с ClkGen. Написана документация. hai 1 ano
  ChStepan 8dab4dc036 Merge branch 'Mikhail/bug_PacketAnalyzer1MosiCntData' of zaytsev.mikhail/SB_TMSG44V1_FPGA into dev hai 1 ano
  Mihail Zaytsev bda127bec1 Merge branch 'dev' into Mikhail/bug_PacketAnalyzer1MosiCntData hai 1 ano
  Mihail Zaytsev b182a9aebd Исправлена работа модуля PacketAnalyzer1Mosi. Теперь не проиходит ложного декремента из cntData. hai 1 ano
  ChStepan ea00ceb575 Merge branch 'Stepan/feature_TopInterconnecions' of zaytsev.mikhail/SB_TMSG44V1_FPGA into dev hai 1 ano
  ChStepan 7ea5c94f37 Исправлены имена параметров в соответствии с правилами. Актуализирован TopSbTmsg, в него подключены уже написанные модули. Добавлен тестбенч для TopSbTmsg. hai 1 ano
  Mihail Zaytsev c668e2817a Обновлена таблица с протоколом. Добавлено описание формата данных для конечных устройств при режиме отгрузки 4Mosi. hai 1 ano
  Mihail Zaytsev ac097109f1 Изменена структурная схема. Сгруппированы модули. Добавлен GpioReadback. hai 1 ano
  ChStepan 1c151fbce7 Гит не реагирует на исправление имени файла. Исправляю через 2 комита. hai 1 ano
  ChStepan b90c112537 Гит не реагирует на исправление имени файла. Исправляю через 2 комита. hai 1 ano
  ChStepan 849540fa4e Merge branch 'Anatoliy/feature_SPIm' of zaytsev.mikhail/SB_TMSG44V1_FPGA into dev hai 1 ano
  Anatoliy Chigirinskiy 96c66ba61d Merge branch 'dev' into Anatoliy/feature_SPIm hai 1 ano