@@ -25,7 +25,6 @@ module ClkGenCp2444v1 (
//==========================================
// Wires
-wire clk25Mhz;
wire clk210Mhz;
wire clkBufg24Mhz;
@@ -61,7 +60,7 @@ GowinClkDiv8 GowinClkDiv210MhzTo26dot25Mhz
BUFG BUFG_24MHz (
.O(clkBufg24Mhz),
- .I(Clk24Mhz_i)
+ .I(Clk24MHz_i)
);
endmodule